Vi skriver testbänkmodulen och kör simuleringen i ModelSim-miljön från Altera.
Nödvändig
- - dator;
- - installerad utvecklingsmiljö Quartus II + ModelSim.
Instruktioner
Steg 1
Det första steget är att se till att sökvägen till ModelSim-verktyget anges i Quartus II-utvecklingsmiljön. För att göra detta, öppna menyn Verktyg -> Alternativ. I alternativen går du till Allmänt -> EDA-verktygsalternativ. Vi hittar ModelSim-Altera-fältet och skriver C: / altera / 13.0sp1 / modelsim_ase / win32aloem i det, eller genom att klicka på knappen med tre prickar letar vi efter den här katalogen på vår dator. Naturligtvis, för en annan version av Quartus än min, kommer du att ha din egen väg till katalogen "win32aloem".
Steg 2
Du har ett projekt för en FPGA i Quartus II. Hur man skriver tester eller testbänkar (testbänk) - detta är ett ämne för en separat artikel. Låt oss för närvarande anta att din testbänk redan har skrivits. Nu måste du berätta för utvecklingsmiljön vilket test du vill använda när du simulerar. För att göra detta öppnar du inställningarna via menyn Uppgifter -> Inställningar … I fönstret som öppnas, i avsnittet EDA-verktygsinställningar -> Simulering, klickar du på knappen Testbänkar … Här kan du förresten ställa in flera tester och byt till önskad när du sammanställer projektet.
Steg 3
Ett fönster för redigering av tester har öppnats. Vi har inte skapat några testbänkar än så listan är tom. Klicka på knappen Ny … I fönstret som öppnas måste du ställa in testinställningarna.
Till vänster om fältet klickar du på knappen med tre punkter. Välj filen med testbänkkoden och klicka på Öppna. Klicka nu på knappen Lägg till. Testet dök upp i testlistan.
Därefter ställer du in namnet på toppnivåmodulen som definieras i din testbänk i fältet. Du kan ange valfritt namn i fältet, som standard skapas det automatiskt på samma sätt som modulens namn.
Det är det, vi har ställt in de grundläggande testinställningarna. Klicka på OK två gånger. Nu har vårt test dykt upp i listrutan över testbänkar. Klicka på OK igen.
Steg 4
Om du inte har gjort syntesen av projektet än, är det dags att göra det. Välj Bearbetning -> Start -> Starta analys och syntes från menyn, eller tryck på tangentkombinationen Ctrl + K, eller klicka helt enkelt på motsvarande ikon i den övre panelen.
Steg 5
Simulering kan startas. Välj Verktyg -> Kör simuleringsverktyg -> RTL-simulering från menyn (1) eller klicka på RTL-simuleringsikonen i toppanelen (2).
Steg 6
ModelSim-verktyget startar, vilket utför alla instruktioner som är skrivna i din testbänk och stoppar (om du specifikt angav detta med $ stop-direktivet i testkoden). Skärmen visar nivådiagrammen för FPGA-in- och utsignaler som du beskrev i ditt projekt.
